超低遅延

光パスゲート論理に基づく超低遅延光回路

NTT, 京都大学,九州大学では,電子回路において演算を律速している 信号経路にナノフォトニクス技術を適用することで,電子回路における演 算遅延要因を解消する,光速コンピューティング技術を開発しています. 私たちの最終目標は超高速な光電融合型の演算プロセッサを実現すること です.本稿では,光を用いた新しいコンピューティング技術に関する研究 を紹介します.

しんや	あきひこ †1, 2	いしはら	とおる†3
新家	昭彦	/石原	亨
いのうえ	こうじ†4	のざき	けんご†1,2
井上	弘士	/野崎	謙悟
のうとみ	ま さ や †1, 2		
納富	雅也		

NTTナノフォトニクスセンタ^{†1} NTT物性科学基礎研究所^{†2} 京都大学大学院^{†3} 九州大学大学院^{†4}

超低遅延演算の必要性

現在のプロセッサは、コア数などを 増やして情報処理を並列化すること で、一定時間当りのデータ処理能力の 進展は維持されていますが、すでにそ の周波数応答は頭打ち状態にありま す⁽¹⁾(図1(a)).つまり高スループット 性の伸びは高集積・並列化の方向でい まだ堅持されていますが、低遅延性の 進展はすでに飽和しているのが現状で す.そのため、脊髄反射的に即座に対 応しなければならない事象で必須とな るような、超高速で反応できる演算プ ロセッサの実現のためには、新たな技 術革新の出現が望まれています.

演算チップへの光技術の導入

光コンピューティング研究は、光の 広帯域性を利用した超高速演算の実現 をめざし、1980~1990年代に活発に 行われていました.ただ光トランジス タはサイズが大きく、その集積度、消 費電力、カスケーダビリティなど多く の面でCMOS(Complementary Metal Oxide Semiconductor)トラン ジスタに大きく劣っており、研究が衰 退した経緯があります.一方で、光の 優位性は通信において見出され,長距 離通信で大成功を収めただけでなく, 現在ではその広帯域性をチップ間・内 の通信に活用した光インターコネクト へと展開されつつあります.つまり, 光は情報通信に特化し,情報処理その ものは電子回路が担う,というのが現 状の情報処理における光と電子の棲 み分けです.

一方で,近年のナノフォトニクス技術の進展は目覚しいものがあり,かつ ての光コンピューティング研究におけ るいくつかの問題点はナノフォトニク ス技術により克服可能となりつつあり



ます. 例えばフォトニック結晶技術に より,光素子のサイズが1000分の1 まで縮小され,それに伴いその消費エ ネルギーもCMOS回路にひっ迫して きています. つまり,通信と情報処理 の境界で線引きされている光と電子の 役割分担を再検討する時期が到来しつ つあるのです.

演算チップの遅延要因

前述の周波数応答を律速している問 題の根源は、CMOS回路内の電気抵 抗(R)とキャパシタンス(C)にありま す.半導体微細加工技術の進展により CMOSトランジスタのゲート開閉時 間は短縮されますが、トランジスタに つながる配線のCやRに影響を受ける ため、CMOSゲートで生じるRC遅延 は10 ps程度が下限であるといわれて います⁽²⁾(図1(b)).またトランジスタ の集積度が上がって配線が細く・長く なればなるほど配線のR、Cが増えま すので、実際の回路ではさらに遅延が 大きくなってしまいます.

さらに電子回路にはその構成上避け られない遅延があります.電子回路の 中で幅広く使われている回路構成は, AND/OR論理回路と呼ばれるもので す(図2(a)).論理ゲートからの出力 信号を使って,次の論理ゲートを駆動 しています.そのため,後段のゲート は前段のゲートが出力する信号の到来 を待たなければなりません.このゲー ト操作のための待ち時間はゲート段数 に比例することになり,これが大きな 演算遅延を生み出しています.

トランジスタレベルで光・電素子 の電融した演算チップ

配線起因の遅延を解消する1つの技



術がオンチップ光通信です.コア間の 情報通信を光で行うといった技術です が、本稿ではこれをトランジスタレベ ルにまで拡張し、回路構成上生じてし まう遅延の問題にまで踏み込みます.

ではどのような回路構成が良いので しょうか. このヒントはエレクトロニ クスの分野から得ることができます. ⊠ 2 (b) はBDD (Binary Decision Diagram)⁽³⁾と呼ばれるピラミッド状 の木構造で図式化された論理構成を. 2×1スイッチで回路化したもので す. ピラミッドの底辺, いわゆる木構 造の葉の部分に"1"を出力する信号源 を配置した構成となっており、外部入 力 (x₁, x₂, …) の組合せによって, 特定の信号源="1",あるいは信号 源なし="0"を選出することで、あら ゆるブール演算を実現することができ ます. またBDDにはさまざまな縮約 手法が提案されており、これを流用す ればスイッチ数を削減することも可能 です.

このような回路構成は、パストラン ジスタ論理回路と呼ばれています。回 路を伝搬する信号をcarryと呼び、 carryの伝搬をスイッチにより切り替 えることで演算を実行する回路です。 本稿では、本構成の光版を光パス ゲート論理回路と呼ぶこととし、トラ ンジスタを2×1または2×2の光 ゲートに置き換え、光をcarry信号に 利用します.

光パスゲート論理回路メリットは下 記のとおりです.

(1) 信号経路の構築を全スイッチ の一括操作で実現

AND/OR論理回路では、前段の論 理ゲートからのcarry信号で次段の論 理ゲート操作を行うため、ゲート操作 の待ち時間はゲート段数に比例するこ とになります.一方光パスゲート論理 回路は全ゲートの一括操作が可能です ので、高々ピコ秒のオーダで信号経路 の構築を実現できます.

(2) 光速での演算が可能

光carryは光経路内のR・Cを感じな いので、経路内のRCに律速されない 回路を構成することができます。光 ゲート操作にはRC遅延が生じますが、 全ゲートを一括で制御することが前提 の回路ですので、演算時間にほとんど 影響を与えません。

(3) 光carry信号によるゲート操作 が不要

この操作にはいわゆる光トランジス タが必要で,現在の技術では膨大な消 費エネルギーを必要とする,あるいは 遅延がCMOSゲートと大差ない,な ど技術的な課題が山積しています.光 パスゲート論理回路は実現の難しい光 トランジスタを用いなくても論理演算 が可能です.

一見すると電子回路でも実現できそ うな構成ですが、carry信号が複数の トランジスタの直列抵抗を通過するこ とになりますので、Rが大きくなり高 速応答回路を実現することは困難 です.

一方,光carryであれば上述のよう にRC無依存で,かつナノフォトニク スを用いることでcarry伝搬時間の大 幅短縮が可能です.例えば光ゲートの 長さを100 µmとすると,その伝搬時 間は1psです.これはCMOSゲート で生じる遅延よりも圧倒的に小さな値 です.

超低遅延光並列加算器

デジタル加算を例に,具体的な回路 構成について説明します.

典型的な電子回路の構成を図3(a) に示します.carry信号(c_i)がi+1 番目の論理ブロックの中のゲートを操 作し,その結果,次のcarry信号(c_{i+1}) を生成しています.そのためこの工程 では,それぞれの論理ブロックにおい てゲート操作のための待ち時間が生じ ます.図3(b)は私たちの提案する新 しい回路構成です.論理ブロックのす べてのゲートを同時に操作し,そのあ とでcarry信号を伝搬させる構成に変 更しています.

最初に、i+1番目の論理ブロック として、BDDをベースとする全加算 器 (FA: Full Adder)を構成します. FAとは、1 bitのx+yを演算するため の回路です. **図4**(a)では、2×1ス





イッチとしてマッハツェンダ干渉計 (MZI)を用います.入力信号(x_{i} , y_{i} , c_{i})が"1"のときに上側の入力ポー トを選択し、"0"のときに下側の入力 ポートを選択する回路が構成されてお り、**表1**の真理値表に従い、木構造の 葉の部分に配置された光源を選択する 回路となっています. x_{i} , y_{i} , c_{i} はす べて同時に入力され、そのため、すべ てのMZIは同時に駆動されます. これにより、光源から光を伝搬させ るだけで、x+yの桁上げ演算[c_{i+1} =CARRY(x_{i} , y_{i} , c_{i})]と、i桁目の 足し算[s_{i} =SUM(x_{i} , y_{i} , c_{i})]が完 了します.

表1 全加算演算の真理値表						
入力			出力			
C _i	X _i	Y _i	<i>C</i> _{<i>i</i>+1}	S _i		
1	1	1	1 デ	1 😴		
1	1	0	1 デ	0		
1	0	1	1 😴	0		
1	0	0	0	1 😴		
0	1	1	1 😴	0		
0	1	0	0	1 😴		
0	0	1	0	1 😴		
0	0	0	0	0		
			*	😴 光源		

ただし、この回路は1bitのx+y演 算しか実行できません。複数bitの演 算を実行するためには、i番目のFA回

表 2 光源を入力信号c,, x,で置き換えた 全加算器の真理値表							
入	カ	出力					
X _i	y _i	<i>C</i> _{<i>i</i>+1}	S _i				
1	1	x _i	C _i				
1	0	C _i	$\overline{C_i}$				
0	1	C _i	$\overline{C_i}$				
0	0	x	C _i				

路から出力される光carry信号 (c_{i+1}) で、i+1番目のFA回路のゲートを操 作する必要があります。例えば光電 (OE)変換器を用いることにより、 c_{i+1} を電気信号に変換するなどの方法があ りますが、そのために生じる遅延が演 算時間を遅くしてしまう問題があり ます。

そこで私たちは、図4(b)のような 構成を考えました⁽⁴⁾. この回路は**表 2** の真理値表に従って動作します. この 真理値表は表1を書き換えたもので、 図 4 (a) で用いた光源の替わりに, 光c_i 信号と光x:信号を用いることとしてい ます. 光c,はi番目のFA回路からの出 力を用い, 光x:信号は, 光源と左上の MZIの組合せでつくり出します. 表2 のとおり、CARRY、SUM演算はそ れぞれ、XOR (x_i, y_i) = 1 (0)のとき に, c_i (x_i) を選択, c_i (\overline{c}_i) を選択す る操作となります.この操作を、図4 (b)の右側の3つのMZIで実行しま す. 例えばSUM演算は右側中央の MZIにおいて, 左上 (左下) のポー トに c_i (\overline{c}_i) を入力し、XOR (x_i, y_i) 1=(0)のときに左下(左上)のポー トを選択することにより実行されま す. 本構成では, c_iが入力されc_{i+1}と して出力される経路中にMZIが1つ しかなく、これが加算演算を律速して いる信号経路となっています.



4 bit加算のシミュレーション結果 を図5に示します.各桁の信号の立ち 上がりがXOR演算の応答速度を示し ており、この演算遅延は桁数が増えて も累積されません.一方、図中のτが 4桁分の演算遅延の累積を示してお り、長さ100 μmのMZIを用いた場合、 1 ps/桁の遅延となります.この値は 最新のCMOS回路で実現可能な22 ps/ 桁よりもはるかに小さく、超低遅延演 算が実現可能であることを示してい ます.

今後の展開

本稿ではデジタル加算を例に,超低 遅延演算回路を紹介しました.今後は 並行して研究の進められている超小型 デバイスを用い,動作実証をめざし ます.

■参考文献

- https://www.karlrupp.net/2015/06/40-yearsof-microprocessor-trend-data/
- (2) SIA: "The National technology roadmap for semiconductors 1997 edition," 1997.
- (3) T. Asai, Y. Amemiya, and M. Koshiba : "A Photonic-Crystal Logic Circuit Based on the Binary Decision Diagram," Proc. of Int'l Workshop on Photonic and Electromagnetic Crystal Structures, T4-14, Sendai, Japan, March 2000.

(4) T. Ishihara, A. Shinya, K. Inoue, K. Nozaki, and M. Notomi : "An Integrated Optical Parallel Adder as a First Step Towards Light Speed Data Processing," Proc. of ISOCC 2016, pp.123-124, Jeju, Korea, Oct. 2016.



 (上段左から)新家昭彦/石原 亨/ 井上弘士
(下段左から)野崎謙悟/納富雅也

今回の提案は光の伝搬速度のみに着目した回路です.今後は多重性なども取り入れながら,光のメリットをもっと活かした回路を考えていきます.

◆問い合わせ先 NTT物性科学基礎研究所 ナノフォトニクスセンタ TEL 046-240-3359 FAX 046-240-4305 E-mail shinya.akihiko@lab.ntt.co.jp