現代の光技術は、長距離の光ファイバ通信やデータセンタ内でのサーバ間通信をはじめとする大容量の情報伝送技術を牽引しています。その延長線上ではさらに短距離スケールの光伝送技術が進展すると考えられますが、その究極形はコンピュータチップの中での光ネットワーク回路の構成、そして、光による直接的な情報処理の実現です。「光コンピュータ」の実現はこれまでも光分野の研究者がめざす大きな目標の１つでしたが、CMOS電子回路技術が台頭する世にあって、光を演算処理に使う有意性を見出せずにきた歴史があります。しかし、CMOSの微細化と集積化の限界(ムーアの終焉)が徐々に近づく中で、光の高速性を利用した演算処理に対して期待が高まっています（１）。それを後押ししているのは、ナノフォトニクスと呼ばれるような、微細加工技術によって可能となる小型で省エネの光デバイス・回路技術の進歩です。また、最近ではシリコンフォトニクス技術の発展が強いシナジーをもたらし、光集積回路を小型で大規模に実装できる環境が整ってきたことで光コンピューティング研究の機運が高まっています。
一概に光演算処理といっても、光回路上だけで汎用性のあるさまざまな処理を行うことは困難といえます。電子回路技術が持つ大容量で並列なデジタル信号処理やメモリを組み合わせ、光が得意な処理は光回路へ任せることで特定の演算処理を加速させる、アクセラレータとしての機能化が重要になると考えられます（２）。特に、近年では、デジタル信号処理に限らず、機械学習や高周波信号処理をはじめとするアナログ信号処理で光を利用する価値が見直されており、CMOSエレクトロニクスとナノフォトニクスを連携させた光電融合アクセラレータのかたちが少しずつ見え始めています。
以降では、このような光電融合アクセラレータの実現に向けて必要な3つのキーデバイスと考えられる「低遅延光パスゲート回路」「光電変換素子」「光非線形素子」について紹介します（図1）。

CMOS電子回路におけるムーアの法則（微細化と集積化による性能向上の経験則）の継続を阻むのは、トランジスタや金属配線における電気抵抗や電気容量による信号遅延や発熱の増加です。電子回路ではAND-OR-INVERT論理に代表されるように、論理ゲートを多段に接続することでデジタル論理演算が行われます。このとき、後段ゲートは前段ゲートが出力する信号の到来を待つため、演算の遅延時間はゲート段数に比例して拡大します。また、演算速度を上げるために信号のビットレートを高めると、金属内自由電子の運動の増加に伴い発熱が大きくなるため、低消費電力が要求されるコンピューティング向けCMOS電子回路の動作レートは一般に数GHzに抑えられます。これらの理由から、さらなるCMOSの微細化・集積化によって、演算処理量（スループット）は上げることはできても、演算遅延（レイテンシ）は頭打ちになっているのが現状です。
光パスゲート回路は、図２のように光の伝送経路を切り替えるスイッチを連結させることで構成されます。図の例では、電子回路からの入力信号により、マッハ-ツェンダー干渉型光スイッチ*1が一括で操作され、これにより選択された経路を光が干渉しながら伝送することで計算結果を出力します。これにより、電子回路のような電気抵抗による電力損失や熱の発生がなく、演算自体は光の干渉で行われるため、省エネかつ低遅延で処理することができます。例えば、デジタル信号（“1”と“0”の2値をとる信号）の加算回路を考えると、下位桁から上位桁への桁上げ計算が遅延時間を律速する「クリティカルパス」になりますが、このような処理に光パスゲートを活用することで、電子回路に比べて低遅延化が期待できます（３）。その他の基本四則演算も含めて、より複雑なデジタル演算にも応用可能と考えられます（図2(a))。

デジタル処理だけでなく、アナログ処理（連続値で行う光処理）に光を利用する研究も進んでいます。無線通信で使われる高周波信号をいったん光に変換することで、高いスペクトル分解能や時間分解能を必要とする処理（フィルタリング、波形制御、分散制御など）を光の領域で実施し、再び高周波信号として出力するなど、光と無線の融合技術の進展が期待されます（４）（図2（b））。また、深層学習をはじめとするAI（人工知能）技術の進展に伴い、光ニューラルネットワークの研究が世界的にも活発です。その中核にあるのはベクトル-行列積の計算ですが、CMOSデジタル回路では計算遅延と消費電力がボトルネックになることが知られています。しかし、光干渉を利用したパスゲート回路によって、高速なアナログ信号によるベクトル-行列積を物理実装できるため、これらの問題が解決される期待があります（５）。後述するような光電変換素子や光非線形素子を組み合わせて光電融合ニューラルネットワークを構成し、光データを伝搬させることで低遅延な推論・判別を実現できる可能性があります（図2（c））。

CMOS回路と光回路の融合に向けた大きな課題は、光変調器のような電気-光変換(E-O変換)や、受光器のような光-電気変換(O-E変換)を小型化・省エネ化し、高密度な光-電子インタフェースを実現することです。私たちは、フォトニック結晶と呼ばれるナノ構造を用いて、この実現に取り組んできました（図3）。フォトニック結晶とは、半導体などに形成した周期的なナノ構造体です。ここでは薄板状の半導体に直径200 nm程度の穴を周期的に形成しており、穴のレイアウトによって、微小な光導波路や光共振器を形成できます。NTTではこれまでに光スイッチや光メモリ、レーザ光源など各種の機能素子を実現し、記録的な低エネルギー動作を実証してきました。図3(a)、 (b)のような光変調器や受光器などの光電変換素子についても、フォトニック結晶を用いることで従来素子よりも飛躍的に小型化・省エネ化することができました（６）。
光電変換素子では、電気容量（キャパシタンス、C）の低さが重要な指標になります。図3(c)のように、CMOSトランジスタ単体の電気容量が1 フェムトファラド（fF）以下程度であるのに対して、従来の光電変換素子は一般に10 fF以上と大きく、これに比例する高い消費エネルギーが必要であることが課題でした。しかし、NTTの光電変換素子は電気容量をCMOS素子と同等の1 fF以下に低減できます。このレベルの低容量化には大きな意義があります。図3(d)に示すように、一般的な光伝送系では、光電変換器の駆動電力が大きく、複数の増幅器によって信号を増幅させる必要があるため、必要な消費エネルギーや面積は大きくなります。しかし、低容量な光電変換素子では、CMOSトランジスタの論理動作に必要な電荷量（電気的エネルギー）をそのまま光電変換にも適用できることから、増幅器を必要としないシームレスな光電融合が可能です。そのため、送受信回路もシンプルで省エネ効果が高く、CMOSチップ間やチップ内で高密度な光伝送系を構成するのに適しており、また、その中で前述のような光パスゲート処理を行うことも期待できます。今後、低容量性を維持したままCMOSと光電変換素子を集積させる技術を進展させ、コンピューティング応用に向けた光電子インタフェースを実現していくことが鍵になります。

トランジスタが行うような信号のスイッチングや増幅といった非線形的な操作は、光回路においても重要な役割を持ちます。しかし、光は干渉による線形的な信号操作が得意な反面、非線形的な信号操作のためには光と半導体材料との非線形相互作用を必要とし、そのために高い光強度が必要という課題がありました。そこで私たちは、前述したナノ受光器とナノ光変調器を集積することでO-E-O型の変換素子を作製し、小型で省エネの光非線形素子を実現しました（図4）。受光器に入力された光信号が電流へ変換され、さらに負荷抵抗(24 k)を介して電圧信号へ変換されます。この電圧信号が光変調器を駆動することにより、別の光に信号波形が転写されます。これによって10 Gbit/s光信号の非線形な転送動作が実現されました。この動作では、受光器への光入力強度よりも光変調器からの光出力強度を2倍以上高められました。すなわち、電気トランジスタに信号利得があるのと同様に、光に対して信号利得が得られる「光トランジスタ」を実現できたといえます（７）。
この集積素子での電気容量は2 fFと極めて小さく、このように低容量性を維持した光電融合は世界初といえます。従来のO-E-O変換素子は電気容量が大きいために省エネ化は本質的に困難でしたが、私たちの低容量素子によって、消費エネルギーも ビット当り数fJレベルと従来の100分の1以下に低減されました。また、光信号利得があることで、多段に光信号を転送することも可能と考えられます。これにより、光パスゲート回路どうしを接続して大規模化させることが可能になります。また、図2で示したように、光ニューラルネットワークにおける非線形素子（光ニューロン）として使うなど、今後、光処理への適用範囲が拡大していくと考えられます。

光が持つ優位性を最大化し、電子回路を凌駕する性能を得るために検討すべき点はたくさんあります。光の情報を波長・空間・時間で多重化し、光処理の次元を増加できることは電子処理に対する強いメリットになります。また、光電変換やアナログ-デジタル変換、電子回路中での遅延やエネルギー効率を含めたコ・デザインや、アプロキシメート・コンピューティングといった近似的な計算手法によって精度と計算コストをバランス化させる設計なども重要になります（８）。本稿で紹介したような要素技術（コンポーネントレベル）の研究を超えて、より大局的な視点（アーキテクチャレベル）で考えることが、具体的な光電融合型コンピューティングのかたちを見出すために必要と考えられます。

脚注（用語解説）：
＊ マッハ-ツェンダー干渉型光スイッチ：光を分岐して、一方に電圧を与えて導波路の屈折率変化を起こし、光の位相を変えます。その後、互いに干渉させることで、光の出力経路を決めるスイッチとなります（図2参照）。出力比を0/1か1/0の2通りに決める場合は光デジタル処理、出力比を0から1の間を連続的にとる場合は光アナログ処理に該当します。

■参考文献
（１） 納富・寒川：“オンチップ光集積に向けたナノフォトニクス技術，”NTT技術ジャーナル，Vol．30，No．5，pp．6-10，2018.
（２） K. Kitayama, M. Notomi, M. Naruse, K. Inoue, S. Kawakami, and A. Uchida：“Novel frontier of photonics for data processing—Photonic accelerator，” APL Photonics, Vol. 4, No. 9, 090901, 2019.
（３） 新家・石原・井上・野崎・納富：“光パスゲート論理に基づく超低遅延光回路，” NTT技術ジャーナル，Vol．30，No．5, pp．28-31，2018．
（４） D. Perez, I. Gasulla, and J. Capmany：“Programmable multifunctional integrated nanophotonics，”Nanophotonics Vol.7, No.8, pp．1351-1371，2018．
（５） Y.C. Shen, N.C. Harris, S. Skirlo, M. Prabhu, T. Baehr-Jones, M. Hochberg, X. Sun, S.J. Zhao, H. Larochelle, D. Englund, and M. Soljacic：“Deep learning with coherent nanophotonic circuits，”Nature Photonics, Vol. 11，pp．441-446，2017．
（６） 野崎・松尾・藤井・武田・倉持・新家・納富：“フォトニック結晶による低キャパシタンス光電変換素子，”NTT技術ジャーナル，Vol．30，No．5，pp．11-14，2018．
（７） K. Nozaki, S. Matsuo, T. Fujii, K. Takeda, A. Shinya, E. Kuramochi, and M. Notomi：“Femtofarad optoelectronic integration demonstrating energy-saving signal conversion and nonlinear functions，”Nature Photonics, Vol. 13，pp．454-459，2019．
（８） 川上・谷本・北・新家・小野・納富・井上：“光アプロキシメートコンピューティングの実現に向けた電力性能解析，”情報処理学会研究報告, 2019-ARC-237，pp．1-8，2019．